삼성, 업계 최초의 12 층 3D-TSV 칩 패키징 기술 개발



Samsung Electronics Co., Ltd., a world leader in advanced semiconductor technology, today announced that it has developed the industry's first 12-layer 3D-TSV (Through Silicon Via) technology. Samsung's new innovation is considered one of the most challenging packaging technologies for mass production of high-performance chips, as it requires pinpoint accuracy to vertically interconnect 12 DRAM chips through a three-dimensional configuration of more than 60,000 TSV holes, each of which is one-twentieth the thickness of a single strand of human hair.

패키지의 두께 (720 µm)는 현재 8 층 고 대역폭 메모리 -2 (HBM2) 제품과 동일하게 유지되며, 이는 구성 요소 설계에서 상당한 발전입니다. 이를 통해 고객은 시스템 구성 설계를 변경하지 않고도 고성능의 차세대 대용량 제품을 출시 할 수 있습니다. 또한 3D 패키징 기술은 현재 존재하는 와이어 본딩 기술보다 칩 간 데이터 전송 시간이 짧아서 훨씬 빠른 속도와 낮은 전력 소비를 제공합니다. 백 홍주 부사장은``인공 지능 (AI) 및 고전력 컴퓨팅 (HPC)과 같은 다양한 새로운 시대의 애플리케이션으로 초 고성능 메모리의 모든 복잡성을 보호하는 패키징 기술이 매우 중요 해지고있다 ''고 말했다. 삼성 전자 TSP (Test & System Package) 부사장.

'무어의 법규가 한계에 도달함에 따라 3D-TSV 기술의 역할이 더욱 중요해질 것으로 예상됩니다. 우리는이 최첨단 칩 패키징 기술의 선두에 서기를 원합니다. '

삼성은 12 계층 3D-TSV 기술을 사용하여 데이터 집약적이고 초고속 애플리케이션에 최고의 DRAM 성능을 제공 할 것입니다.

또한 스택 계층의 수를 8 개에서 12 개로 늘림으로써 곧 시장에 출시 된 8GB 고 대역폭 메모리 용량의 3 배인 24GB * 고 대역폭 메모리를 대량 생산할 수있게 될 것입니다.

Samsung will be able to meet the rapidly growing market demand for high-capacity HBM solutions with its cutting-edge 12-layer 3D TSV technology and it hopes to solidify its leadership in the premium semiconductor market.