인텔, Tiger Lake CPU에 L3 캐시 추가



InstLatX64 has posted a CPU dump of Intel's next-generation 10 nm CPUs codenamed Tiger Lake. With the CPUID of 806C0, this Tiger Lake chip runs at 1000 MHz base and 3400 MHz boost clocks which is lower than the current Ice Lake models, but that is to be expected given that this might be just an engineering sample, meaning that production/consumer revision will have better frequency.

이 덤프에서 가장 흥미로운 사실 ​​중 하나는 새로운 L3 캐시 구성 일 것입니다. 지금까지 인텔은 일반적으로 각 코어 당 2MB의 L3 캐시를 넣었지만 Tiger Lake에서는 사용 가능한 캐시의 양을 늘리는 계획 인 것 같습니다. 이제이 4 코어 칩에 대해 L3 캐시를 50 % 더 많이 확보하여 코어 당 3MB 또는 총 12MB를 제공합니다. 캐시 용량이 향상되면 캐시에 들어오고 나가기 위해 추가 거리 데이터가 필요하기 때문에 대기 시간이 추가로 발생할 수 있지만 인텔 엔지니어는이 문제를 해결했습니다. 또한 Cooper Lake Xeons에있는 bfloat16 부동 소수점 변형을 지원하는 avx512_bf를 제외한 전체 AVX512 지원이 제공됩니다.
Source: InstLatX64